MOS Technology 6502: Różnice pomiędzy wersjami
| [wersja przejrzana] | [wersja przejrzana] |
Usunięta treść Dodana treść
m Poprawiono przedrostek (kB -> KiB) |
|||
Linia 9:
* 8-bitowa [[szyna danych]]
* 16-bitowa [[szyna adresowa]] (przestrzeń adresowa o wielkości 64
* Taktowany zegarem o częstotliwości 1 [[Herc|MHz]] (odmiany A i B - od 2 do 3 MHz)
* Najkrótszy cykl rozkazowy: 2 takty zegara, najdłuższy - 7, przeciętny dostęp do pamięci (odczyt lub zapis): 4 takty (3 w przypadku strony zerowej)
| |||