2020
edycji
m
Anulowanie wersji nr 23430386 autora Sobolewo szyna danych może i często jest szersza od szyny adresowej, o to chodzi w tym przykładzie
m (→Szerokość szyn w architekturze 64-bitowej: " szyna 32-bajtową, czyli 256-bitów " zmiana na " szyna 32-bitową, czyli możliwy adresowalny obszar pamięci wynosi 4 GiB") |
m (Anulowanie wersji nr 23430386 autora Sobolewo szyna danych może i często jest szersza od szyny adresowej, o to chodzi w tym przykładzie) |
||
|
== Szerokość szyn w architekturze 64-bitowej ==
Termin "architektura 64-bitowa" nie musi odnosić się do szerokości [[szyna danych|szyny danych]] oraz możliwości adresowych takiego procesora (szerokości szyny adresowej). Przykładowo procesory [[UltraSPARC]] połączone za pomocą Sun Fireplane Interconnect posiadają szerokość [[szyna danych|szyny danych]] 32-
W odniesieniu do możliwości adresowania [[pamięć komputerowa|pamięci]], 64 bity określają ilość możliwych do zaadresowania komórek. Istnieje 2<sup>64</sup> wariacji 64-bitowego adresu, czyli bezpośrednio można adresować 18 446 744 073 709 551 616 (16 [[Eksa|E]]) komórek. Komórki mają rozmiar 1 [[bajt (informatyka)|bajta]]. Jest to kolejny postęp w stosunku do [[Architektura 32-bitowa|architektury 32-bitowej]] gdzie występowało ograniczenie na fizycznie adresowalny obszar pamięci do 4 [[Gigabajt|GiB]]. W przypadku pewnych architektur procesorów 32-bitowych stosowano techniki umożliwiające obejście tego ograniczenia poprzez zwiększenie ilości fizycznych linii adresowych i stosowne modyfikacje w jednostkach MMU komputerów (np. w [[x86]] - [[PAE]]). W obecnie produkowanych procesorach 64-bitowych z reguły stosuje się mniejszą niż 64-bity szerokość szyny adresowej, co w sposób bezpośredni przekłada się na wielkość fizycznej pamięci jaką można podłączyć do procesorów. Ograniczenie to wynika ze zmniejszenia kosztów produkcji [[procesor|procesorów]] oraz układów wspomagających.
| |||