Intel Core: Różnice pomiędzy wersjami
| [wersja przejrzana] | [wersja przejrzana] |
Usunięta treść Dodana treść
m r2.5.2) (robot dodaje: th usuwa: fr poprawia: nn, ru |
→Architektura Komputera: wydaje mi się, że , ort. |
||
Linia 10:
* Dwurdzeniowy Intel Core Duo - składającej się z dwóch rdzeni, współdzielących [[L2|pamięć podręczną drugiego poziomu]] o pojemności 2 [[megabajt|MB]] oraz kontroler szyny [[Front side bus|FSB]].
== Architektura
Core Duo to rodzina procesorów 32 bitowych. Procesory te zawierają 151 milionów [[tranzystor]]ów, wliczając w to 2 [[megabajt|MB]] cache L2. W Core Duo zastosowano 12-fazowy potok wykonawczy, co pozwoliło na osiągnięcie maksymalnej częstotliwości taktowania 2,33-2,5 GHz. Dostęp do pamięci cache L2 za pomocą wspólnego kontrolera przyspiesza procedury zachowania spójności pamięci cache, jednak wydłuża opóźnienia w dostępie do niej (z 10 cykli w Pentium M do 14 w Core).
| |||