PCI Express: Różnice pomiędzy wersjami

[[Plik:PCI Express.svg|thumb|240px|Przykład loga PCI Express]]

Standard został opracowany przez firmy [[Compaq]], [[Dell]], [[Hewlett-Packard]], [[IBM]], [[Intel]] i [[Microsoft]]<ref>{{cytuj stronę |url=http://news.microsoft.com/2002/04/17/pci-sig-introduces-pci-express-tm-formerly-3gio-high-speed-serial-interconnect-specification/ |tytuł=PCI-SIG Introduces "PCI„PCI Express (TM)"” (Formerly 3GIO) High-Speed Serial Interconnect Specification |data=2002-04-17 |opublikowany=[[Microsoft|Microsoft Corporation]] |język=en |data dostępu=2015-02-26}}</ref>.

Istnieje kilka wariantów łącza PCI Express – z 1, 2, 4, 8, 12, 16 lub 32 liniami (ang. ''lanes''). Wraz ze zwiększaniem się liczby dostępnych linii wzrasta rzeczywista długość [[slot|złącza]] (ang. ''slot''), a poprzez wspólną część początkową i dodawanie nowych linii na końcu złącza, jego konstrukcja umożliwia działanie kart wolniejszych (z mniejszą liczbą linii) niż te, które maksymalnie obsługuje gniazdo. Sytuacja odwrotna, czyli montaż karty przygotowanej na obsługę większej liczby linii w gnieździe o mniejszej ich liczbie, może nie być możliwa ze względu na ograniczenie przepustowości albo też może wymagać fizycznej modyfikacji karty lub złącza. Gniazdo x1 ma 18 pinów z każdej strony, gniazdo x4 −– 32, gniazdo x8 −– 49, zaś gniazdo x16 −– 82 piny z każdej ze stron.

Istnieją również karty, które mają dwa przewody zasilające 8-żyłowe, lecz nie jest to objęte standardem, więc takie karty nie mogą używać oficjalnego logo PCI Express. Taka konfiguracja pozwala na dostarczenie do karty nawet 375 W mocy: 75 W z gniazda PCIe i 2× 150 W z 8-żyłowych przewodów. Jednak należy przy tym zwrócić uwagę na możliwość pomylenia 8-żyłowego złącza PCI Express ze złączem [[EPS12V]] służącym do zasilania [[Rdzeń procesora|wielordzeniowych]] [[Mikroprocesor|mikroprocesorówmikroprocesor]]ów.

== PżepóstowośćPrzepustowość ==

Przykładowo w wersji 2.0 łącza PCIe [[częstotliwość]] [[Taktowanie|taktowania]] wynosi 5 [[herc|GHz]], a protokół transmisji wprowadza dwa dodatkowe bity korekcji błędów, do każdych ośmiu bitów danych (kodowanie 8b/10b). Wynika z tego, że [[przepustowość]] jednej linii wynosi 500 [[Megabajt|MB]]/[[Sekunda|s]]. W związku z tym, że urządzenia mogą jednocześnie przekazywać sygnały w obu kierunkach ([[Dupleks (telekomunikacja)|full-duplex]]), można założyć takie wykorzystanie złącza, że transfer będzie sięgał 1 [[Gigabajt|GB]]/[[Sekunda|s]]. Kolejne wersje PCI Express zwykle mają dwa razy większą przepustowość od poprzednich, co widać w poniższej tabeli:

! rowspan="2" | Wersja

! rowspan="2" | Kodowanie

! rowspan="2" | Transfer

! colspan="2" | Przepustowość

* 1.0 −– premiera 2004 (zaprezentowana przez firmę [[Intel]])

* 2.0 −– premiera [[15 stycznia]] [[2007]]

* 3.0 −– dla podstawki [[Intel]] [[LGA 2011]] oraz [[LGA 1155]] z procesorami [[Ivy Bridge]]

* 4.0 – oficjalnie ogłoszona 8 czerwca 2017 r. przez PCI-SIG<ref name=speedtest>{{Cytuj |autor=PJ |tytuł=PCIe 4.0 gotowy -– oferuje aż 64 GB/s -– Speed Test -– Wiadomości |czasopismo=Speed Test -– Wiadomości |data=2017-06-11 |data dostępu=2017-06-12 |url=http://www.speedtest.pl/wiadomosci/sprzet/pci-express-pcie-4-specyfikacja/ |język=pl}}</ref>

* 5.0 – 8 czerwca 2017 roku PCI-SIG ogłosiło wstępną specyfikację.<ref>{{Cytuj|tytuł=PCIe 4.0 specification finally out with 16 GT/s on tap|czasopismo=The Tech Report|data dostępu=2017-06-12|url=https://techreport.com/news/32064/pcie-4-0-specification-finally-out-with-16-gt-s-on-tap}}</ref><ref name=speedtest />.