PCI Express: Różnice pomiędzy wersjami
[wersja nieprzejrzana] | [wersja przejrzana] |
Usunięta treść Dodana treść
aktualizacja do 6.0 |
przywrócenie danych, poprawki, WP:NAC |
||
Linia 48:
|-
|1.0b / 1.1
|8b/10b
|2,5 GT/s
|2 Gbit/s (250 MB/s)
|32 Gbit/s (4 GB/s)
|-
|2.0 / 2.1
|8b/10b
|5 GT/s
|4 Gbit/s (500 MB/s)
|64 Gbit/s (8 GB/s)
|-
|3.0 / 3.1
|128b/130b
|8 GT/s
|7,877 Gbit/s (984,6 MB/s)
|126,032 Gbit/s (15
|-
|4.0
|128b/130b
|16 GT/s
|15,752 Gbit/s (1969 MB/s)
|252,032 Gbit/s (31,504 GB/s)
|-
|5.0
|128b/130b
|32 GT/s
|3938 MB/s
|63
|-
|6.0
|242B/256B PAM-4 FLIT
|64
|7
|121
|}
== Thunderbolt ==
23 września 2009 Intel zaprezentował [[Thunderbolt (złącze komputerowe)|Thunderbolt]], będący zintegrowanym ze złączem [[DisplayPort]] interfejsem PCIe x4. Pierwsze komputery z tą technologią pojawiły się w sprzedaży na początku 2011 roku. Wersje 1 i 2 korzystają z fizycznego złącza miniDP, wersja 3 korzysta z fizycznego złącza USB-C.
{| class="wikitable"
!Wersja
!PCIe
!Przepustowość
|-
|Thunderbolt 1
|x4 2.0
|10 Gbit/s (1,25 GB/s)
|-
|Thunderbolt 2
|x4 2.0
|16 Gbit/s (2 GB/s)
|-
|Thunderbolt 3
|x4 3.0
|22 Gbit/s (2,75 GB/s)<ref>{{Cytuj |autor = Intel |tytuł = Thunderbolt 3 Technology Brief (Page 6) |data = |url = https://thunderbolttechnology.net/sites/default/files/Thunderbolt3_TechBrief_FINAL.pdf}}</ref>
|}
== Historia magistrali ==
* 1.0 – premiera 2004 (zaprezentowana przez firmę [[Intel]]).
* 2.0 – premiera [[15 stycznia]] [[2007]].
* 3.0 – dla podstawki [[Intel]] [[LGA 2011]] oraz [[LGA 1155]] z procesorami [[Ivy Bridge]].
* 4.0 – oficjalnie ogłoszona 8 czerwca 2017 r. przez PCI-SIG<ref name=speedtest>{{Cytuj |autor = PJ |tytuł = PCIe 4.0 gotowy – oferuje aż 64 GB/s – Speed Test – Wiadomości |czasopismo = Speed Test – Wiadomości |data = 2017-06-11 |data dostępu = 2017-06-12 |url = http://www.speedtest.pl/wiadomosci/sprzet/pci-express-pcie-4-specyfikacja/ |język = pl}}</ref> Dostępna dla podstawki AM4 z chipsetem x570 z procesorami AMD Ryzen 3000.
* 5.0 – 29 maja 2019 roku firma PCI-SIG oficjalnie ogłosiła wydanie finalnej specyfikacji PCI-Express 5.0<ref>{{Cytuj stronę |url = https://www.businesswire.com/news/home/20190529005766/en/PCI-SIG%C2%AE-Achieves-32GTs-New-PCI-Express%C2%AE-5.0 |tytuł = PCI-SIG-PCI-Express-5.0 |data dostępu = 2020-11-08}}</ref>.
* 6.0 – 18 czerwca 2019 roku PCI-SIG ogłosiło początek prac nad nową specyfikacją<ref>{{Cytuj stronę |url = https://www.businesswire.com/news/home/20190618005945/en/PCI-SIG%C2%AE-Announces-Upcoming-PCI-Express%C2%AE-6.0-Specification |tytuł = PCI-SIG PCI-Express-6.0-Specification |data dostępu = 2020-11-08}}</ref>.
* 6.0 –
* 6.0 – 11 stycznia 2022 r. firma PCI-SIG oficjalnie ogłosiła wydanie końcowej specyfikacji PCI-Express 6.0<ref>{{Cytuj stronę|url=https://www.businesswire.com/news/home/20220111005011/en/PCI-SIG%C2%AE-Releases-PCIe%C2%AE-6.0-Specification-Delivering-Record-Performance-to-Power-Big-Data-Applications|tytuł=PCI-SIG Releases PCIe 6.0 Specification Delivering Record Performance to Power Big Data Applications|data dostępu=2022-01-15|opublikowany=Business Wire|język=en|data=2022-01-11}}</ref><ref>{{Cytuj |tytuł = PCI Express 6.0 Specification |data = |data dostępu = 2022-02-01 |opublikowany = PCI-SIG |url = https://pcisig.com/pci-express-6.0-specification}}</ref>.
== Przypisy ==
{{Przypisy}}
|