|
[[Plik:D Flip-flop (Simple) Symbol.svg|thumb|200px|right|Symbol przerzutnika typu D.]]
[[Plik:D-Type Flip-flop.svg|thumb|200px|right|Symbol przerzutnika typu D z dodatkowymi wejściami asynchronicznymi '''''S'''et'' i '''''R'''eset''.]]
'''Przerzutnik typu D''' (od [[Język angielski|ang]]. ''data'' lub ''delay flip-flop'') – jeden z podstawowych rodzajów [[przerzutnik]]ów synchronicznych, któregonazywany najważniejszymukładem elementemopóźniającym{{r|glocki123}}. jestPrzerzutnik impulsowaten przetwornicaprzepisuje napięcia.stan Przetwornicawejścia dzieliinformacyjnego napięcieD zna dużąwyjście częstotliwością,Q{{r|glocki122}}. coPrzepisanie pozwala nainformacji wykorzystanienastępuje otylko wieleprzy mniejszychodpowiednim istanie lżejszychwejścia transformatorówzegarowego{{r|glocki122}}.
== Typy synchronizacji przerzutnika typu D ==
Najczęściej stosowana jest synchronizacja zboczem zegara, czyli przejściem z jednego stanu logicznego do drugiego. Zbocze może być narastające (przejście z 0 na 1) lub opadające.
W przykładzie tym wejścia taktujące C przerzutników M i S są połączone za pośrednictwem inwertera. Jeżeli zegar jest w stanie niskim, wejścia R i S są odłączone od przerzutnika ''master'' i nie mają wpływu na wielkości wyjściowe. W stanie wysokim zegara wejścia R i S mogą sterować przerzutnik ''master'', ale przerzutnik ''slave'' jest odłączony od wyjść przerzutnika ''master''. W ponownym stanie niskim zegara przerzutnik ''master'' zostaje odłączony, ale przerzutnik ''slave'' przenosi dane z przerzutnika ''master'' na wyjście układu. Tak więc stan wielkości wyjściowych ulega zmianie tylko w momencie przejścia zegara ze stanu wysokiego na niski; mówimy, że przerzutnik jest sterowany zboczem zegarowym (zboczem opadającym).
Innym rodzajem synchronizacji jest Latch (zatrzask, synchronizacja poziomem), który działa w ten sposób, że w czasie trwania na wejściu zegarowym jedynki logicznej (lub zera, przy synchronizacji poziomem niskim), wyjście Q powtarza stany podawane na wejście D.
Niestety, problem jednoczesnego występowania wartości R = 1 i S = 1 nie został rozwiązany. Należy zaznaczyć, że istnieje wiele innych rozwiązań technicznych przerzutników JK dwutaktowych typu MS, ale ogólna zasada działania logicznego każdego z nich pozostaje taka sama.
W momencie zmiany stanu zegara następuje "zatrzaśnięcie" przerzutnika i od tej chwili informacja na wyjściu Q, aż do następnego taktu zegarowego, pozostaje niezmienna.
[[Plik:D flip flop from nand gates.svg|thumb|200px|right|Przerzutnik typu D zbudowany z bramek NAND.]]
Typowym zastosowaniem przerzutnika typu Latch jest zapamiętanie chwilowego stanu szyny danych w celu zobrazowania go na wyświetlaczu. Przerzutniki wyzwalane zboczem są bardziej odporne na zakłócenia ze względu na to, że zakłócenia od strony wejść informacyjnych mają wpływ na pracę przerzutnika jedynie w krótkim przedziale czasu (dla układów TTL serii 7400 rzędu kilkudziesięciu nanosekund){{r|ucy52}}.
Oprócz synchronicznego wejścia typu D przerzutnik posiada często również asynchroniczne wejścia typu S (od ang. ''Set'') i R (od ang. ''Reset''). Służą one do ustawiania (S) i zerowania przerzutnika (R). Wejścia asynchroniczne mają większy priorytet od wejścia synchronicznego i działają również wtedy, gdy na wejście zegarowe nie jest podawany odpowiedni stan{{r|glocki129}}.
Przerzutnik D można stworzyć z [[przerzutnik typu JK|przerzutnika typu JK]]. Na wejście J podaje się sygnał w postaci prostej, a na K w postaci zanegowanej{{r|glocki125|ucy47}}.
[[Plik:D flipflop.jpg|200px]]
{{Przypisy|przypisy=
<ref name=glocki122><!-- UWAGA: ten przypis nie jest nigdzie użyty; Zobacz [[WP:REFNIEUŻYTE]] -->{{cytuj książkę | nazwisko =Głocki | imię =Wojciech | autor link = | inni = | tytuł =Układy cyfrowe | url = | wydanie =2 | wydawca =WSiP | miejsce = | data = | rok =1998 | miesiąc = | strony =122 | rozdział = | adres rozdziału = | nazwisko r = | imię r = | autor r link = | tom = | tytuł tomu = | część = | tytuł części = | seria = | id = | isbn =83-02-06242-1 | oclc = | doi = | cytat = | język =pl | data dostępu =}}</ref>
<ref name=glocki123><!-- UWAGA: ten przypis nie jest nigdzie użyty; Zobacz [[WP:REFNIEUŻYTE]] -->{{cytuj książkę | nazwisko =Głocki | imię =Wojciech | autor link = | inni = | tytuł =Układy cyfrowe | url = | wydanie =2 | wydawca =WSiP | miejsce = | data = | rok =1998 | miesiąc = | strony =123 | rozdział = | adres rozdziału = | nazwisko r = | imię r = | autor r link = | tom = | tytuł tomu = | część = | tytuł części = | seria = | id = | isbn =83-02-06242-1 | oclc = | doi = | cytat = | język =pl | data dostępu =}}</ref>
<ref name=glocki125><!-- UWAGA: ten przypis nie jest nigdzie użyty; Zobacz [[WP:REFNIEUŻYTE]] -->{{cytuj książkę | nazwisko =Głocki | imię =Wojciech | autor link = | inni = | tytuł =Układy cyfrowe | url = | wydanie =2 | wydawca =WSiP | miejsce = | data = | rok =1998 | miesiąc = | strony =125 | rozdział = | adres rozdziału = | nazwisko r = | imię r = | autor r link = | tom = | tytuł tomu = | część = | tytuł części = | seria = | id = | isbn =83-02-06242-1 | oclc = | doi = | cytat = | język =pl | data dostępu =}}</ref>
<ref name=glocki129><!-- UWAGA: ten przypis nie jest nigdzie użyty; Zobacz [[WP:REFNIEUŻYTE]] -->{{cytuj książkę | nazwisko =Głocki | imię =Wojciech | autor link = | inni = | tytuł =Układy cyfrowe | url = | wydanie =2 | wydawca =WSiP | miejsce = | data = | rok =1998 | miesiąc = | strony =129 | rozdział = | adres rozdziału = | nazwisko r = | imię r = | autor r link = | tom = | tytuł tomu = | część = | tytuł części = | seria = | id = | isbn =83-02-06242-1 | oclc = | doi = | cytat = | język =pl | data dostępu =}}</ref>
<ref name=ucy45>''Układy scalone [[Transistor-transistor logic|TTL]] serii [[7400|UCY 7400]] i ich zastosowanie'', s. 45, wyd. WKiŁ Warszawa 1976</ref>
<ref name=ucy46>''Układy scalone [[Transistor-transistor logic|TTL]] serii [[7400|UCY 7400]] i ich zastosowanie'', s. 46, wyd. WKiŁ Warszawa 1976</ref>
<ref name=ucy47><!-- UWAGA: ten przypis nie jest nigdzie użyty; Zobacz [[WP:REFNIEUŻYTE]] -->''Układy scalone [[Transistor-transistor logic|TTL]] serii [[7400|UCY 7400]] i ich zastosowanie'', s. 47, wyd. WKiŁ Warszawa 1976</ref>
<ref name=ucy48>''Układy scalone [[Transistor-transistor logic|TTL]] serii [[7400|UCY 7400]] i ich zastosowanie'', s. 48, wyd. WKiŁ Warszawa 1976</ref>
<ref name=ucy52><!-- UWAGA: ten przypis nie jest nigdzie użyty; Zobacz [[WP:REFNIEUŻYTE]] -->''Układy scalone [[Transistor-transistor logic|TTL]] serii [[7400|UCY 7400]] i ich zastosowanie'', s. 52, wyd. WKiŁ Warszawa 1976</ref>
}}
| 